Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-6@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-5-copia-5@8x-100-scaled
Tavola-disegno-5-copia-6@8x-100-scaled
Tavola-disegno-5-copia@8x-100-scaled
Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-3@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
previous arrow
next arrow

Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-6@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-5-copia-5@8x-100-scaled
Tavola-disegno-5-copia-6@8x-100-scaled
Tavola-disegno-5-copia@8x-100-scaled
Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-3@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
previous arrow
next arrow

Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-6@8x-100-scaled
Tavola-disegno-5-copia-3@8x-100-scaled
Tavola-disegno-5-copia-5@8x-100-scaled
Tavola-disegno-5-copia-6@8x-100-scaled
Tavola-disegno-5-copia@8x-100-scaled
Tavola-disegno-5-copia-8@8x-100-scaled
Tavola-disegno-3@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
Tavola-disegno-5-copia-7@8x-100-scaled
previous arrow
next arrow

Due dispositivi dsPIC33C in un singolo chip

da | 15 Set, 22 | News |

I DSC dual core dsPIC33CH sono progettati per facilitare lo sviluppo di codice indipendente, per ciascun core, da parte di più team di progettazione separati, che può successivamente essere integrato senza problemi e senza soluzione di continuità quando quei codici separati vengono successivamente riuniti. Con la potenza di due DSC dsPIC33C in un singolo chip, la famiglia dsPIC33CH è ottimizzata per diverse applicazioni tra cui quelle safety-critical, o il controllo tattile, ricarica wireless, alimentazione digitale, controllo motori e molte altre.

Aspetti salienti

  • Elevate prestazioni grazie alla potenza di due DSC dsPIC33C in un solo chip
  • Consente l’isolamento del firmware critico per la sicurezza e il funzionamento in tempo reale dal resto del codice applicativo
  • Periferiche specializzate per prestazioni elevate
  • Risparmi fino al 40% di spazio e costi eliminando la necessità di un microcontroller (MCU) aggiuntivo e circuiti di supporto
  • Comunicazione on-chip, inter-core più rapida
  • Riduzione dei tempi di sviluppo consentendo sviluppi in parallelo da parte di più Team

Categorie

Archivi

    ISCRIVITI ALLA NEWSLETTER












    Array


    The reCAPTCHA verification period has expired. Please reload the page.


    *Tutti i campi sono obbligatori



    Apri la chat
    1
    Ciao come possiamo aiutarti?
    Ciao come possiamo aiutarti?